ОСОБЕННОСТИ НОВЕЙШИХ СИСТЕМ НА КРИСТАЛЛЕ, СВЯЗЬ ТЕХНОЛОГИЙ ПРЕДЫДУЩЕГО ПОКОЛЕНИЯ И ПЕРЕДОВЫХ РАЗРАБОТОК

Веденеев Н.А.

Студент, Владимирского Государственного Университета, г. Владимир

ОСОБЕННОСТИ НОВЕЙШИХ СИСТЕМ НА КРИСТАЛЛЕ, СВЯЗЬ ТЕХНОЛОГИЙ ПРЕДЫДУЩЕГО ПОКОЛЕНИЯ И ПЕРЕДОВЫХ РАЗРАБОТОК

Аннотация

В данной статье рассмотрены основные технические характеристики наиболее перспективных семейств программируемых логических интегральных микросхем, их связь между собой, условия взаимодействия, возможности для реализации в различных научных-технологических проектах.

Ключевые слова: FPGA, ARM, ZedBoard, Virtex, Spartan, Zynq.

Vedeneev N.A.

Student, Vladimir State University

FEATURES OF THE LATEST SYSTEM ON CHIP, COMMUNICATION OF PREVIOUS TECHNOLOGIES AND ADVANCED PROJECTS

Abstract

This article describes the main technical characteristics of the most promising families of field programmable gate array and their relation to each other, reaction conditions, the ability to implement in various scientific and technological projects.

Keywords: FPGA, ARM, ZedBoard, Virtex, Spartan, Zynq.

ZedBoard Zynq-7000 All Programmable SoC многофункциональная платформа, являющаяся одной из наиболее современных FPGA, разработанных компанией Xilinx Corporation.

Основными техническими достоинствами ZedBoard являются Xilinx XADC, FMC (FPGA Mezzanine Card), и Diligent PMOD. ZedBoard обладает возможность выполнять высокопроизводительные вычисления, благодаря наличию DDR3 блока памяти, флэш-память, интерфейсу Ethernet, входов/выходов общего назначения, портов различного назначения (USB-UART, JTAG и так далее).

Zynq-7000 AP SoC XC7Z020-CLG484-1 обладает следующими основными характеристиками: [3]

• Двухъядерный процессор ARM Dual Cortex A9;
• Встроенная память 512 MB DDR3;
• Съемная память 256 Mb Quad-SPI Flash o 4 GB SD card;
• Встроенные интерфейсы:
• USB-JTAG.
• 10/100/1000 Ethernet.
• USB OTG 2.0 and USB-UART.
• FMC-LPC connector (68 single-ended or 34 differential I/O) PMOD compatible headers (2x6) o Agile Mixed Signaling (AMS) header.

Встроенный генератор тактового импульса:

• 33333 MHz clock source for PS o 100 MHz oscillator for PL;

Дисплей/Аудио:

• HDMI output supporting 1080p60 with 16-bit, 4:2:2 mode color of VGA output (12-bit resolution color), 128x32 OLED display;
• Onboard USB-JTAG interface;
• Xilinx Platform Cable JTAG connector;
• 8 пользовательские светодиоды LEDs o 7, кнопки, переключатели 8 DIP switches;

В настоящее время ассортимент выпускаемых программируемых логических интегральных схем очень широк. Различные производители предлагают различные компоновки и модификации, отличающиеся как по технически характеристикам, так и по функциональным особенностям. Рассмотрим те из них, которые могут быть использование для реализации DSP алгоритмов. [1]

Virtex- 6 используется для проектирования целевых платформ, которые обеспечиваются интегрированным программным обеспечением и аппаратными компонентами. Использование третьего поколения ASMBL (Advanced Silicon Modular Block) блоков на основе column-based архитектуры, поколение Virtex- 6 включает в себя несколько видов. В дополнение к высокой производительности, Virtex- 6 содержат множество встроенных блоков на уровне системы. Эти функции позволяют проектировать логические системы с самым высоким уровнем производительности и функциональности.

Выполненные на 40 нм кремниевых подложках с использованием современных технологий Virtex- 6 является альтернативой пользовательских ASIC (application-specific integrated circuit, «интегральная схема специального назначения») технологий. Virtex- 6 FPGA, позволяет реализовывать множество высокопроизводительных логических проектов, DSP проектов, высокопроизводительных и высокоэффективных встраиваемых систем.

Основные характеристики Virtex-6:

• Real 6-input look-up table (LUT) technology;
• Dual LUT5 (5-input LUT) option;
• LUT/dual flip-flop pair for applications requiring rich register mix;
• Improved routing efficiency;
• 64-bit (or two 32-bit) distributed LUT RAM option per 6-input LUT;
• SRL32/dual SRL16 with registered outputs option Powerful mixed-mode clock managers (MMCM);
• MMCM blocks provide zero-delay buffering, frequency synthesis, clock-phase shifting, input-jitter filtering, and phase-matched clock division;
• 36-Kb block RAM/FIFOs;
• Dual-port RAM blocks;

По своим характеристикам, на сегодняшний день Virtex – 6 являются наиболее производительными из всего списка производимых изделий от компании Xilinx.

Virtex-7 — семейство ПЛИС седьмого поколения предназначенное для высокопроизводительных систем. Переход на новый технологический процесс (28нм) позволил вдвое увеличить емкость и быстродействие по сравнению с семейством предыдущего поколения Virtex-6 при уменьшении энергопотребления на 50%.

Особенности семейства Virtex-7 (Включает три подсемейства оптимизированных для различного применения):

• До двух миллионов логических ячеек;
• Скорость передачи до 28.05 Гбит/сек;
• Блок обработки аналоговых сигналов (AMS);
• Встроенные блоки PCI Express Gen2 и Gen3;
• Объем памяти до 96Мбит;
• Производительность DSP до 6.7 TeraMACS;
• Предназначено для построения систем проводной и беспроводной связи, радаров, гражданских систем обработки информации;

Произведенные по новейшему технологическому процессу (28нм) все три семейства ПЛИС седьмого поколения (Artix-7, Kintex-7 и Virtex-7) используют унифицированную архитектуру, что позволяет переносить удачную разработку с одной платформы на другую для достижения соответствия требованиям рынка - уменьшение стоимости и энергопотребления, либо увеличение производительности. Кристаллы Virtex-7 из всего седьмого семейства имеют самый большой объем логических и специализированных аппаратных ресурсов и по производительности превосходят Virtex-6 вдвое. [2]

Spartan-6 — ПЛИС шестого поколения компании Xilinxhttp://fpga.su/ изготовленные по технологии 45 нм. Переход на этот технологический процесс позволил добиться оптимального баланса стоимости, энергопотребления и производительности. В отличие от Virtex ПЛИС семейства Spartan предназначены для применения в экономичных приложениях (бытовая электроника, проводная и беспроводная связь).

• Приблизительное число логических ячеек от 3500 до 150000 в зависимости от кристалла
• 60% снижение динамического и 50% снижение статического энергопотребления по сравнению с ПЛИС семейства Spartan-3A
• Напряжение питания ядра 1.2В (1.0В для кристаллов подсемейства LX с классом быстродействия 1L)
• Встроенный аппаратный блок ЦОС DSP48A1
• Наличие скоростных приемопередатчиков (только в подсемействе LXT)
• Блок управления и синтеза сигналов синхронизации CMT
• Поддержка большого числа стандартов ввода/вывода

Семейство Spartan-6 выпускается с 2009 года и на сегодняшний день является наиболее актуальным решением для изделий массового производства и приложений, где стоимость играет наиболее важную роль.

Литература

1. Евгений Ставинов, 100 Power tips for FPGA Designers: USA, 2011.
2. Pong Chu, FPGA Prototyping by VHDL Examples, USA, 2008 by Jphn Wiley&Sons, Inc.
3. Zynq - 7000 All Programmable SoC Overview of architecture, September, 2013. – URL: http://www.zedboard.org/documentation/1521 (дата обращения08.2013)